1. <td id="vubHP"><col id="vubHP"></col><var id="vubHP"><col id="vubHP"></col></var></td>

        <ol id="vubHP"></ol>

              电子资讯网 > EDA/IC设计 > 正文

              EDA实验之在FPGA上设计一个DDS模块

              2020年11月28日 09:18 ? 次阅读

              一、实验内容

              FPGA上设计一个DDS模块,在DE0 开发板上运行,在FPGA芯片内部合成出数字波形即可。不用输出模拟信号,本模块满足以下条件:

              使用板载晶振的50MHz时钟,合成以下频率的信号

              - 1 、500KHz 正弦波信号。 2、1MHz 正弦波信号。 3、3MHz 正弦波信号。

              -频率字字长32位,波表ROM尺寸为 10比特地址,1024个word

              - 波形格式为2补码格式,12比特量化

              - 每个CLK输出一个有效样点。

              - 输入信号为频率字和频率字输入使能信号

              - 使用板载的拨码开关(Switch)控制生成的波形信号的不同频率。

              二、设计思路RTL电路图

              EDA实验之在FPGA上设计一个DDS模块

              设计中根据DDS输出波形频率的计算公式:

              确定输出频率。

              上式中为输出频率,为输入频率,即为系统基准时钟频率50MHz。m为地址加法器的宽度,K为频率控制字。设计中通过控制K的大小控制输出频率,由于K只能取整数,输出频率可能会有一定偏差。

              三、Quartus扫描生成的RTL电路图

              EDA实验之在FPGA上设计一个DDS模块

              四、实验相关程序代码

              1、地址加法器模块

              module addr_cnt(CLK,sel_K,CLR,En,ROMaddr);

              input CLK;

              input [1:0] sel_K;

              input En,CLR;

              output [9:0] ROMaddr;

              reg [9:0] cnt_out;

              assign ROMaddr=cnt_out;

              always @ (posedge CLK or negedge CLR)

              if(~CLR)

              cnt_out《=10‘d0;

              else if(~En)

              cnt_out《=cnt_out;

              else begin

              case(sel_K)

              2’b00:cnt_out《=cnt_out+10‘b00000_01010;

              2’b01:cnt_out《=cnt_out+10‘b00000_10100;

              default:cnt_out《=cnt_out+10’b00001_11101;

              endcase

              end

              endmodule123456789101112131415161718192021222324

              2、顶层设计模块

              module Sine_Signal (Dout,ROMaddr,CLK,CLR,En,sel_K); //顶层模块

              output [11:0] Dout; //离散的正弦波形输出

              output [9:0] ROMaddr; //ROM的地址

              input CLK /* synthesis chip_pin=“G21” */ ; //50MHz时钟

              input CLR /* synthesis chip_pin=“H2” */ ; //清零KEY0

              input En /* synthesis chip_pin=“J6” */; //使能SW0

              input [1:0] sel_K /* synthesis chip_pin=“H6,H5” */; //输出频率控制字选择SW2、SW1

              addr_cnt U0_inst( //实例引用地址计数器模块

              .CLK(CLK),

              .CLR(CLR),

              .En(En),

              .sel_K(sel_K),

              .ROMaddr(ROMaddr)

              );

              myROM myROM_inst( //实例引用上面定制的ROM模块

              .address(ROMaddr), //ROM的地址输入端

              .clken(En),

              .clock(CLK), //时钟输入端

              .q(Dout) //数据输出端

              );

              endmodule123456789101112131415161718192021

              3、正弦波形存储模块C语言程序

              #include《stdio.h》

              #include《math.h》

              #define PI 3.141593

              #define DEPTH 1024 /* 数据深度,即存储单元的个数 */

              #define WIDTH 12 /* 存储单元的宽度 */

              int main(void)

              {

              int n,temp;

              float v;

              FILE * fp;

              /* 建立文件名为sine1024.mif新文件,允许写入数据,

              文件名随意,但扩展名必须为.mif */

              fp = fopen(“sine1024.mif”,“w+”);

              if(NULL==fp)

              printf(“Can not creat file!\r\n”);

              else

              {

              printf(“File created successfully!\n”);

              /* 生成文件头,注意不要忘了“;” */

              fprintf(fp,“DEPTH=%d;\n”,DEPTH);

              fprintf(fp,“WIDTH=%d;\n”,WIDTH);

              fprintf(fp,“ADDRESS_RADIX = HEX;\n”);

              fprintf(fp,“DATA_RADIX = HEX;\n”);

              fprintf(fp,“CONTENT\n”);

              fprintf(fp,“BEGIN\n”);

              /* 以十六进制输出地址和数据 */

              for(n=0;n《DEPTH;n++)

              {

              /* 周期为1024个点的正弦波 */

              v=sin(2*PI*n/DEPTH);

              /* 将-1~1之间的正弦波的值扩展到0~4095之间 */

              temp=(int)((v+1)*4095/2); //v+1将数值平移到0~2之间

              /* 以十六进制输出地址和数据 */

              fprintf(fp,“%x\t:\t%x;\n”,n,temp);

              }

              fprintf(fp,“END;\n”);

              fclose(fp); //关闭文件

              }

              }123456789101112131415161718192021222324252627282930313233343536373839

              4、matlab正弦波频谱分析程序

              将signal tap采集的正弦波数据生成.txt文件保存,导入到matlab中分析频谱。

              clear all; close all;

              varnum; %调用signal tap 采集的正弦波数据,列矢量

              signal=transpose(VarName); %转置

              fs=50E6; %采样频率

              N=1024; %采样点数

              t=[0:1/fs:(N-1)/fs]; %采样时刻

              figure(1);plot(t,signal);

              title(‘正弦波信号’);

              xlabel(‘TIme (s)’);

              ylabel(‘Magnitude’);

              Y = fft(signal,N); %做FFT变换

              Ayy = abs(Y); %取模

              Ayy=Ayy/(N/2); %换算成实际的幅度

              Ayy(1)=Ayy(1)/2;

              F=([1:N]-1)*fs/N; %换算成实际的频率值,Fn=(n-1)*Fs/N

              figure(2);

              stem(F(1:N/2),Ayy(1:N/2)); %显示换算后的FFT模值结果

              axis([0 5E6 0 2500]);

              TItle(‘正弦信号频谱图’);

              xlabel(‘Frequency (Hz)’);

              ylabel(‘Magnitude’);12345678910111213141516171819202122

              五、实验结果

              1、signal tap 数据截图

              (1)f1=500kHz正弦波,地址位宽m=10,频率控制字K=10

              EDA实验之在FPGA上设计一个DDS模块

              EDA实验之在FPGA上设计一个DDS模块

              (2)f2=1MHz正弦波,地址位宽m=10,频率控制字K=20

              EDA实验之在FPGA上设计一个DDS模块

              EDA实验之在FPGA上设计一个DDS模块

              (2)f2=3MHz正弦波,地址位宽m=10,频率控制字K=61

              EDA实验之在FPGA上设计一个DDS模块

              EDA实验之在FPGA上设计一个DDS模块

              2、matlab频谱分析

              EDA实验之在FPGA上设计一个DDS模块

              由频谱图可以看出DDS输出的频率略小于实验要求的频率。这是由于实验中频率控制字只能取整数,略去了小数位,实际取值小于理论计算值。实验结果与理论推算结果是一致的。

              技术专区

              下载发烧友APP

              打造属于您的人脉电子圈

              关注电子资讯微信

              有趣有料的资讯及技术干货

              关注发烧友课堂

              锁定最新课程活动及技术直播

              电子资讯观察

              一线报道 · 深度观察 · 最新资讯
              收藏 人收藏
              分享:

              评论

              相关推荐

              AD9211接FPGA输出波形问题

              发表于 2020-11-28 12:34 ? 30次阅读
              AD9211接FPGA输出波形问题

              使用ISE处理Virtex 5 LX110T FPGA为什么ISE WebPack中没有可用的选项?

              发表于 2020-11-28 11:29 ? 9次阅读
              使用ISE处理Virtex 5 LX110T FPGA为什么ISE WebPack中没有可用的选项?

              独立的HW Server怎么安装

              发表于 2020-11-28 11:24 ? 7次阅读
              独立的HW Server怎么安装

              基于FPGA的数字视频转换接口的设计与实现

              发表于 2020-11-28 10:59 ? 3次阅读
              基于FPGA的数字视频转换接口的设计与实现

              FPGA中SRAM的读写控制原理

              发表于 2020-11-28 10:14 ? 46次阅读
              FPGA中SRAM的读写控制原理

              AD9954调制基带板和DDS不同源频谱很差

              发表于 2020-11-28 10:02 ? 13次阅读
              AD9954调制基带板和DDS不同源频谱很差

              FPGA的视频图像数据采集程序如何实现

              发表于 2020-11-28 09:47 ? 34次阅读
              FPGA的视频图像数据采集程序如何实现

              请问9914的syn_clk与控制如何说明采用的串口通讯没有问题?

              发表于 2020-11-28 09:18 ? 24次阅读
              请问9914的syn_clk与控制如何说明采用的串口通讯没有问题?

              请问如何用FPGA采集出AD9674的数据

              发表于 2020-11-28 09:07 ? 12次阅读
              请问如何用FPGA采集出AD9674的数据

              请教电力电子方向里dsp+FPGA架构的案例

              发表于 2020-11-28 18:32 ? 11次阅读
              请教电力电子方向里dsp+FPGA架构的案例

              Achronix推出其第四代嵌入式FPGA产品

              Achronix半导体公司推出其第四代嵌入式FPGA产品Speedcore Gen4 eFPGA I...

              发表于 2020-11-28 17:28 ? 53次阅读
              Achronix推出其第四代嵌入式FPGA产品

              怎么监控FPGA内部的温度和电压变化情况

              打开例程工程后,我们可以查看工程源代码和仿真TestBench来学习,对工程进行更详细的研究和IP核...

              发表于 2020-11-28 11:33 ? 196次阅读
              怎么监控FPGA内部的温度和电压变化情况

              基于AXI总线的未知信号频率测量

              这一节我们实现一个稍微复杂一点的功能——测量未知信号的频率,PS和PL通过AXI总线交互数据,实现我...

              发表于 2020-11-28 11:00 ? 83次阅读
              基于AXI总线的未知信号频率测量

              常见EDA软件的不同格式PCB设计文件

              .pcb。最常见的后缀,很多PCB设计文件都是这一后缀,其中最常见的是Protel、PADS,此外还...

              发表于 2020-11-28 09:31 ? 96次阅读
              常见EDA软件的不同格式PCB设计文件

              采用LED光通信技术实现温度实时显示系统的设计

              LED光通信,就是用LED光来实现无线通信,主要是靠发光二极管(LED)发出的高速亮灭闪烁信号来传输...

              发表于 2020-11-28 08:21 ? 97次阅读
              采用LED光通信技术实现温度实时显示系统的设计

              从一个FPGA厂商转变为一个提供系统设计的厂商 ...

              如今随着芯片工艺的演进,一方面我们看到芯片尺寸越来越小,性能越来越提升,另一方面集成度也在不断提高。...

              发表于 2020-11-28 17:02 ? 172次阅读
              从一个FPGA厂商转变为一个提供系统设计的厂商 ...

              如果能在SoC中嵌入一个FPGA核心 那么芯片将...

              人工智能是当下最火爆的话题。据说,与人工智能相关的市场规模十分巨大,是继PC市场、移动互联网市场之后...

              发表于 2020-11-28 13:36 ? 113次阅读
              如果能在SoC中嵌入一个FPGA核心 那么芯片将...

              Microsemi Corporation推出了...

              2020年11月28日—— 在5G、机器学习和物联网(IoT)联合推动的新计算时代,嵌入式开发人员需要...

              发表于 2020-11-28 16:27 ? 159次阅读
              Microsemi Corporation推出了...

              Xilinx推出可扩展处理平台架构 设计人员可同...

              无论是汽车驾驶辅助、智能视频监控、工业自动化、航天与国防或是无线通信等终端应用,功能的日益复杂使得嵌...

              发表于 2020-11-28 16:24 ? 77次阅读
              Xilinx推出可扩展处理平台架构 设计人员可同...

              AI芯片如果有罗马大道 必定归功可重构计算

              在芯片架构设计领域中,可重构计算技术并非一项新的存在。20世纪60年代末,加利福尼亚大学的Gerai...

              发表于 2020-11-28 08:44 ? 710次阅读
              AI芯片如果有罗马大道 必定归功可重构计算

              FPGA如何实现30倍的高性能计算

              FPGA(Field Programmable Gate Array)现场可编程门阵列,作为AS...

              发表于 2020-11-28 08:36 ? 271次阅读
              FPGA如何实现30倍的高性能计算

              ICCAD 2018:走进EDI电子设计智能化时...

              一年一度的IC设计行业盛会——中国集成电路设计业2018年会暨珠海集成电路产业创新发展高峰论坛(IC...

              发表于 2020-11-28 13:47 ? 716次阅读
              ICCAD 2018:走进EDI电子设计智能化时...

              站在FPGA的肩膀上 AI可重构芯片诞生

              在芯片架构设计领域中,可重构计算技术并非一项新的存在。20世纪60年代末,加利福尼亚大学的Gerai...

              发表于 2020-11-28 10:09 ? 555次阅读
              站在FPGA的肩膀上 AI可重构芯片诞生

              基于闪存FPGA的门阵列为设计带来更多灵活性

              另一方面,在基于闪存的FPGA中,配置模式保存在芯片上的非易失性存储器单元,甚至电源被移除时,闪存单...

              发表于 2020-11-28 10:24 ? 604次阅读
              基于闪存FPGA的门阵列为设计带来更多灵活性

              EDA工具vcs2014.03的环境搭建

              由于vcs2014只支持gcc4.4的版本,而ubuntu16.4的gcc是5.4,所以需要先把gc...

              发表于 2020-11-28 09:23 ? 87次阅读
              EDA工具vcs2014.03的环境搭建

              EDA画图函数的数据类型

              查看各个特征的基本数据类型并且计算哪些特征缺失值比较多。

              发表于 2020-11-28 09:11 ? 71次阅读
              EDA画图函数的数据类型

              赛灵思推出全新系列的产品类型ACAP 媲美CPU...

              当博通收购高通案遭到美国总统特朗普的阻止后,下一个被华尔街分析师看准的“目标”便锁定在圣何塞芯片厂商...

              发表于 2020-11-28 10:47 ? 425次阅读
              赛灵思推出全新系列的产品类型ACAP 媲美CPU...

              xilinx FPGA bit 文件加密

              当你的项目终于做完了,到了发布的关键节点,为了防止自己的心血被别人利用,最好对产品进行bit加密。 ...

              发表于 2020-11-28 09:33 ? 246次阅读
              xilinx FPGA bit 文件加密

              赛灵思官方博客本周主打:云端时序收敛,高效可靠

              Plunify Cloud 云平台为 FPGA 工程师极大地简化了使用云服务器的技术与安全要求。

              发表于 2020-11-28 08:52 ? 267次阅读
              赛灵思官方博客本周主打:云端时序收敛,高效可靠

              FPGA的几点重要总结

              FPGA编程语言为何叫硬件描述语言? 硬件即FPGA硬件,硬件描述语言,也就自然地告诉...

              发表于 2020-11-28 08:30 ? 338次阅读
              FPGA的几点重要总结

              Achronix半导体全面对接Speedcore...

              该组项目将使研究机构和公司能够使用Achronix高性能Speedcore eFPGA技术快速构建低...

              发表于 2020-11-28 08:25 ? 326次阅读
              Achronix半导体全面对接Speedcore...

              紫光国微参股科技创新型企业

              11月27日,紫光国微在互动平台表示,科创板是科技型创新企业对接资本市场的良好渠道,公司也在关注具体...

              发表于 2020-11-28 15:36 ? 461次阅读
              紫光国微参股科技创新型企业

              Virtex-7 XV485T的演示介绍

              观看Xilinx 28nm FPGA系列中第二款器件的演示 - 高性能Virtex-7 XV485T...

              发表于 2020-11-28 06:26 ? 108次阅读
              Virtex-7 XV485T的演示介绍

              Omnitek图像处理与分析

              图像处理与分析:UltraXR 4K波形监视器/ VectorScope和Ultra 4k工具箱

              发表于 2020-11-28 06:25 ? 100次阅读
              Omnitek图像处理与分析

              Kintex-7 FPGA连接DDR3存储器的接...

              这展示了DDR3内存的Kintex-7 FPGA接口功能。

              发表于 2020-11-28 06:23 ? 137次阅读
              Kintex-7 FPGA连接DDR3存储器的接...

              多模式数字控制,性能大升级

              英特尔? Enpirion? 数字 PowerSoC 经过精心的定义、设计和验证,可满足 FPGA、...

              发表于 2020-11-28 14:44 ? 244次阅读
              多模式数字控制,性能大升级

              华为携手赛灵思 展示400G以太网线卡原型

              北京时间3月21日下午消息,一场由网络供应商华为和芯片制造商赛灵思(Xilinx)上周进行的展示,标...

              发表于 2020-11-28 16:13 ? 196次阅读
              华为携手赛灵思 展示400G以太网线卡原型

              ARM崛起和后Altera时代 赛灵思的未来之路...

              英特尔和Altera传出收购消息以后,分分合合好几次。导致我买的股票上涨了5美元,我奖励自己吃了一顿...

              发表于 2020-11-28 16:05 ? 481次阅读
              ARM崛起和后Altera时代 赛灵思的未来之路...

              GPU跃升为领头羊 以FPGA为主的英特尔也加紧...

              人工智能(AI)热潮持续攀升,AI晶片的竞争也日趋激烈,而GPU近年来可说是跃升为AI晶片领头羊。为...

              发表于 2020-11-28 16:37 ? 117次阅读
              GPU跃升为领头羊 以FPGA为主的英特尔也加紧...

              浅谈运动控制卡的功能及使用

              关于运动控制卡,其实现基于PC的界面,强大的PC功能,两者相互结合,从而使得于东控制器的能力达到了顶...

              发表于 2020-11-28 14:30 ? 434次阅读
              浅谈运动控制卡的功能及使用

              Micron和Achronix提供下一代FPGA...

              2018年11月-MicronTechnology,Inc.(纳斯达克交易代码:MU)日前宣布推出其...

              发表于 2020-11-28 17:32 ? 199次阅读
              Micron和Achronix提供下一代FPGA...

              蜂鸟FPGA开发板及蜂鸟JTAG下载器讲解说明

              perips目录主要用于存放各种外设(Peripherals)模块的Verilog RTL代码,譬如...

              发表于 2020-11-28 17:23 ? 383次阅读
              蜂鸟FPGA开发板及蜂鸟JTAG下载器讲解说明

              选择合适的连接器 有以下这些方法

              要让40个管脚的小脚丫FPGA核心板能够像孙猴子一样神通广大,那就得扩展啊,不仅要支持目前市场上主流...

              发表于 2020-11-28 16:54 ? 158次阅读
              选择合适的连接器 有以下这些方法

              赛灵思FPGA成为设计人员构建卷积神经网络的首选

              人工智能正在经历一场变革,这要得益于机器学习的快速进步。在机器学习领域,人们正对一类名为“深度学习”...

              发表于 2020-11-28 14:08 ? 136次阅读
              赛灵思FPGA成为设计人员构建卷积神经网络的首选

              摩尔定律将要谢幕 未来将是FPGA的天下

              整整50年来,计算机的底层元件都遵从着“摩尔定律”:在价格不变的情况下,集成在芯片上的晶体管数量每隔...

              发表于 2020-11-28 11:31 ? 404次阅读
              摩尔定律将要谢幕 未来将是FPGA的天下

              中美严峻局势下 国产FPGA迎来历史性发展机遇

              2020年11月28日,在今天举行的南京国际集成电路技术达摩论坛上,深圳市紫光同创电子有限公司常务副总...

              发表于 2020-11-28 11:26 ? 245次阅读
              中美严峻局势下 国产FPGA迎来历史性发展机遇

              如何看懂R中的探索性数据分析(附R代码)

              本文将通过介绍一个代码模板的四个基本步骤,来帮助您完成数据分析的初期探索。

              发表于 2020-11-28 10:52 ? 291次阅读
              如何看懂R中的探索性数据分析(附R代码)

              赛灵思FPGA的创新赋能:全球首个无人机5G基站

              在日前上海举行的首届中国国际进口博览会(进博会)上,电子资讯在赛灵思展台上看到了全球首款无人机5G...

              发表于 2020-11-28 18:08 ? 749次阅读
              赛灵思FPGA的创新赋能:全球首个无人机5G基站

              在AI芯片领域 赛灵思认为FPGA芯片将是重头戏

              3月19日,全球第一大FPGA厂商赛灵思公司新任总裁兼CEOVictorPeng表示,要进一步推动计...

              发表于 2020-11-28 17:30 ? 351次阅读
              在AI芯片领域 赛灵思认为FPGA芯片将是重头戏

              莱迪思宣布进入网络边缘计算市场的AI领域 发挥F...

              根据市场调研机构Semico Research提供的数据显示,未来五年内,使用人工智能的网络边缘设备...

              发表于 2020-11-28 17:25 ? 237次阅读
              莱迪思宣布进入网络边缘计算市场的AI领域 发挥F...

              NVIDIA能比FPGA速度更快的处理所有与AI...

              13日报导,NVIDIA Corporation虽凭借通用GPU(GPGPU)登上人工智能(AI)芯...

              发表于 2020-11-28 17:20 ? 354次阅读
              NVIDIA能比FPGA速度更快的处理所有与AI...

              浪潮发布集成HBM2的FPGA AI加速卡F37...

              美国当地时间11月14日,在达拉斯举行的全球超算大会SC18上,浪潮发布集成HBM2高速缓存的FPG...

              发表于 2020-11-28 17:15 ? 259次阅读
              浪潮发布集成HBM2的FPGA AI加速卡F37...

              Xilinx 16nm UltraScale+系...

              赛灵思率先发布业界首款16nm产品,Xilinx 16nm UltraScale +系列产品(FPG...

              发表于 2020-11-28 06:49 ? 207次阅读
              Xilinx 16nm UltraScale+系...

              Beyond 100G标准的灵活性和可扩展性

              演示说明了新兴的Beyond 100G(B100G)标准的灵活性和可扩展性,以及现有100G标准的支...

              发表于 2020-11-28 06:43 ? 179次阅读
              Beyond 100G标准的灵活性和可扩展性

              Avnet Spartan-6 FPGA DSP...

              Xilinx Spartan-6 FPGA DSP套件支持所有主流DSP设计输入方法,加速有经验用户...

              发表于 2020-11-28 06:40 ? 237次阅读
              Avnet Spartan-6 FPGA DSP...

              利用UltraScale+ FPGA加速DSP的...

              负责在当今复杂的DSP应用中提供更多功能和性能的设计人员越来越多地转向其硬件解决方案的可编程逻辑。

              发表于 2020-11-28 06:34 ? 265次阅读
              利用UltraScale+ FPGA加速DSP的...

              Xilinx Virtex-6 FPGA的PCI...

              Virtex?-6 FPGA内置支持PCIExpress?Gen2兼容接口。 本视频介绍了在ML6...

              发表于 2020-11-28 06:30 ? 199次阅读
              Xilinx Virtex-6 FPGA的PCI...

              用于开发高性能信号处理应用的Kintex-7 F...

              与Avnet Electronics Marketing共同开发的带有高速模拟的Kintex-7 F...

              发表于 2020-11-28 06:29 ? 260次阅读
              用于开发高性能信号处理应用的Kintex-7 F...

              Spartan-6 FPGA工业以太网套件的优点...

              使用与Avnet联合开发的Spartan-6 FPGA工业以太网套件加速您的下一代工厂自动化设计。 ...

              发表于 2020-11-28 06:28 ? 330次阅读
              Spartan-6 FPGA工业以太网套件的优点...

              Virtex-7 2000T GTX收发器实现高...

              通过Virtex-7 2000T FPGA中的GTX收发器实现高速串行性能。

              发表于 2020-11-28 06:27 ? 257次阅读
              Virtex-7 2000T GTX收发器实现高...

              基于Zynq-7045的全新Mercury ZX...

              经过认证的赛灵思联盟成员Enclustra宣布推出基于Zynq-7045的全新Mercury ZX1...

              发表于 2020-11-28 06:26 ? 229次阅读
              基于Zynq-7045的全新Mercury ZX...

              Xilinx 7系列模拟混合信号评估平台演示

              嵌入式世界2012的Xilinx 7系列模拟混合信号评估平台演示

              发表于 2020-11-28 06:24 ? 227次阅读
              Xilinx 7系列模拟混合信号评估平台演示

              Xilinx Virtex UltraScale...

              该视频显示了世界上最大,最快的HBM启动FPGA在芯片启动的第一天内无错运行。

              发表于 2020-11-28 06:22 ? 256次阅读
              Xilinx Virtex UltraScale...

              基于Xilinx全可编程FPGA的AWS F1实...

              采用基于Xilinx全可编程FPGA的AWS F1实例,Edico Genome可帮助更广泛的用户群...

              发表于 2020-11-28 06:19 ? 267次阅读
              基于Xilinx全可编程FPGA的AWS F1实...

              Spartan-6 FPGA HDL编码技术的特...

              了解如何对寄存器资源进行编码,以便您的设计具有更少的控制集并以更高的系统速度运行,避免最常见的编码错...

              发表于 2020-11-28 06:11 ? 243次阅读
              Spartan-6 FPGA HDL编码技术的特...

              Spartan-6 FPGA中的DCM功能介绍

              了解如何描述Spartan-6 FPGA中的全局和I / O时钟网络,描述时钟缓冲器及其与I / O...

              发表于 2020-11-28 06:10 ? 257次阅读
              Spartan-6 FPGA中的DCM功能介绍

              XDF 2018:如何降低FPGA的成本

              reconfigure.io的Rob Taylor在法兰克福的XDF 2018云轨道中展示了一个用例...

              发表于 2020-11-28 06:08 ? 228次阅读
              XDF 2018:如何降低FPGA的成本

              NGCodec H.265/HEVC视频压缩技术...

              NGCodec开发下一代视频压缩技术,专为超低延时,高质量应用而优化使用Xilinx FPGA,NG...

              发表于 2020-11-28 06:06 ? 307次阅读
              NGCodec H.265/HEVC视频压缩技术...

              Virtex-7 H580T FPGA的演示

              Virtex-7 H580T是全球首款全可编程异构3D FPGA,具有最高速度的低抖动28Gbps收...

              发表于 2020-11-28 05:55 ? 348次阅读
              Virtex-7 H580T FPGA的演示

              如何在UltraScale+设计中使用Ultra...

              了解如何在UltraScale +设计中包含新的UltraRAM模块。 该视频演示了如何在Ultr...

              发表于 2020-11-28 05:50 ? 282次阅读
              如何在UltraScale+设计中使用Ultra...

              TMP411 ±1°C Programmable...

              TMP411设备是一个带有内置本地温度传感器的远程温度传感器监视器。远程温度传感器,二极管连接的晶体管通常是低成本,NPN或PNP型晶体管或二极管,是微控制器,微处理器或FPGA的组成部分。 远程精度为±1 °C适用于多个设备制造商,无需校准。双线串行接口接受SMBus写字节,读字节,发送字节和接收字节命令,以设置报警阈值和读取温度数据。 TMP411器件中包含的功能包括:串联电阻取消,可编程非理想因子,可编程分辨率,可编程阈值限制,用户定义的偏移寄存器,用于最大精度,最小和最大温度监视器,宽远程温度测量范围(高达150°C),二极管故障检测和温度警报功能。 TMP411器件采用VSSOP-8和SOIC-8封装。 特性 ±1°C远程二极管传感器 ±1°C本地温度传感器 可编程非理想因素 串联电阻取消 警报功能 系统校准的偏移寄存器 与ADT7461和ADM1032兼容的引脚和寄存器 可编程分辨率:9至12位 可编程阈值限...

              发表于 2020-11-28 16:35 ? 8次阅读
              TMP411 ±1°C Programmable...

              TMP468 具有引脚可编程的总线地址的高精度远...

              TMP468器件是一款使用双线制SMBus或I 2 C兼容接口的多区域高精度低功耗温度传感器。除了本地温度外,还可以同时监控多达八个连接远程二极管的温度区域。聚合系统中的温度测量可通过缩小;て荡嵘阅,并且可以降低电路板复杂程度。典型用例为监测服务器和电信设备等复杂系统中不同处理器(如MCU,GPU和FPGA)的温度。该器件将诸如串联电阻抵消,可编程非理想性因子,可编程偏移和可编程温度限值等高级特性完美结合,提供了一套精度和抗扰度更高且稳健耐用的温度监控解决方案。 八个远程通道(以及本地通道)均可独立编程,设定两个在测量位置的相应温度超出对应值时触发的阈值。此外,还可通过可编程迟滞设置避免阈值持续切换。 TMP468器件可提供高测量精度(0.75°C)和测量分辨率(0.0 625°C)。该器件还支持低电压轨(1.7V至3.6V)和通用双线制接口,采用高空间利用率的小型封装(3mm×3mm或1.6mm×1.6mm),可在计算系统中轻松集成。远程结支持-55°C至+ 150°C的温度范围。 特性 8通道远程二极管温度传感器精度:±0.75&...

              发表于 2020-11-28 16:05 ? 6次阅读
              TMP468 具有引脚可编程的总线地址的高精度远...